m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/media/4TB_BACKUP/ZAZDISK_D/Proj/Bidouilleur/FPGA_Eval_Board/Compteur_8_Chiffres_Verilog/simulation/qsim
vCompteur_8_Chiffres_Verilog
Z1 !s110 1554315605
!i10b 1
!s100 :T8iR@`DARQ;HX?h:iQOc2
IOnf3ka8^@gD@<PQaP`DnD2
Z2 VDg1SIo80bB@j0V0VzS_@n1
R0
Z3 w1554315604
Z4 8Compteur_8_Chiffres_Verilog.vo
Z5 FCompteur_8_Chiffres_Verilog.vo
L0 31
Z6 OV;L;10.5b;63
r1
!s85 0
31
Z7 !s108 1554315605.000000
Z8 !s107 Compteur_8_Chiffres_Verilog.vo|
Z9 !s90 -work|work|Compteur_8_Chiffres_Verilog.vo|
!i113 1
Z10 o-work work
Z11 tCvgOpt 0
n@compteur_8_@chiffres_@verilog
vCompteur_8_Chiffres_Verilog_vlg_vec_tst
R1
!i10b 1
!s100 U56JVDK4Aid_^4^nk9MVT2
I`?aU[7gIOXKalG>=M2=L73
R2
R0
w1554315602
8Waveform1.vwf.vt
FWaveform1.vwf.vt
L0 29
R6
r1
!s85 0
31
R7
!s107 Waveform1.vwf.vt|
!s90 -work|work|Waveform1.vwf.vt|
!i113 1
R10
R11
n@compteur_8_@chiffres_@verilog_vlg_vec_tst
vhard_block
R1
!i10b 1
!s100 CX^1:AAC8cO=fTo2HJgUX2
I_dFoQo8E2BOC<W96bgBL;2
R2
R0
R3
R4
R5
L0 16468
R6
r1
!s85 0
31
R7
R8
R9
!i113 1
R10
R11
